인텔이 ASML의 차세대 노광장비인 High-NA EUV(개구수 0.55)로 제조한 실리콘을 실제로 출하하기 시작했습니다. 기존 EUV(0.33)보다 개구수를 높여 한 번의 노광으로 더 미세한 패턴을 새길 수 있어, 멀티패터닝 공정 단계를 줄이고 정렬 오차와 비용을 낮추는 것이 핵심입니다. 인텔은 경쟁사인 TSMC나 삼성보다 먼저 이 장비를 양산 라인에 투입하며 파운드리 기술 리더십 회복을 노리고 있습니다. High-NA는 장비 한 대당 약 4천억 원에 달하고, 노광 필드가 절반으로 줄어 다이 스티칭 같은 새로운 설계 과제도 안깁니다. 이번 출하는 상용화 여부를 가르는 실증 단계로, 향후 18A·14A 등 차세대 공정과 AI 반도체 미세화 경쟁의 방향을 가늠할 중요한 이정표입니다. 반도체·설계 엔지니어라면 공정 미세화 로드맵이 다시 움직이기 시작했다는 신호로 주목할 만합니다.